Pradipta Rafi Pratama: Modul 3 Laporan Akhir 1

[Kembali ke Menu Sebelumnya]

DAFTAR ISI

1. Jurnal

2. Aalat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

Laporan Akhir 1 Modul 3

1. Jurnal [kembali]

2. Alat dan Bahan [kembali]

Alat

a.. Jumper

Gambar 1. Jumper

b.Panel DL 2203D

c.Panel DL 2203C

d.Panel DL 2203S

Gambar 2. Modul De Lorenzo

2. Bahan

a. IC 74LS112

Gambar 3. IC 74LS112

b. Power DC

Gambar 4. Power DC

c. Switch (SW-SPDT)

Gambar 5. Switch

d. Logicprobe atau LED

Gambar 6. Logic Probe

3. Rangkaian Simulasi [kembali]

Counter Asyncronous disebut juga Ripple Through Counter atau Counter Serial (Serial Counter), karena output masing-masing flip-flop yang digunakan akan bergulingan (berubah kondisi dan “0” ke “1”) dan sebaliknya secara berurutan atau langkah demi langkah, hal ini disebabkan karena hanya flipflop yang paling ujung saja yang dikendalikan oleh sinyal clock, sedangkan sinyal clock untuk flip-flop lainnya diambilkan dan masing-masing flip-flop sebelumnya.

Gambar 7. Rangkaian Proteus

Gambar 8. Rangkaian Percobaan 1 Modul 3

4. Prinsip Kerja Rangkaian[kembali]

Rangkaian ini menggunakan JK Flip Flop, Logicprobe, dan Saklar SPDT.

Karena hanya flip flop pertama yang dikontrol langsung oleh sinyal clock, rangkaian dibuat secara Asychronus counter. Flip flop lain bergantung pada output dari flip flop sebelumnya.
Semua flip flop menghubungkan input J dan K ke VCC, dan input CLK flip flop disesuaikan seperti yang ditunjukkan pada gambar.
Keadaan awal pada semua nilai adalah 0, ketika clock dihubungkan ke flip flop 1, terjadi falltime dan ouput berubah dari 0 ke 1, untuk ouput kedua karena masukan adalah 1, tidak terjadi perubahan, maka tetap 0, begitupun seterusnya hingga counter terjadi.

5. Video Rangkaian [kembali]